Diseño e implementación de un microprocesador en pedazo de 8 bits (DMN-8M)

Abstract

A través del presente trabajo de grado se consiguió diseñar un microprocesador de 8 bits para el desarrollo de un sistema de procesamiento de Multi-CPUs como reto al procesamiento primordial masivamente paralelo de las aplicaciones actualmente en desarrollo. El microprocesador, bautizado como DMN-8M será implementado como parte de esta tesis en tecnología Field-Programmable Gate Array (FPGA).

El diseño de un microprocesador implica varias fases tecnológicas para su implementación. La inicial es conocida como La Fase de Arquitectura, donde se realiza la definición funcional según las especificaciones del mercado y de la ingeniería. Esta definición funcional es organizada bajo un flujo de movimiento de información que permite ejecutar cada función requerida. El Lenguaje SystemC será el utilizado para cumplir con la especificación funcional de la arquitectura del microprocesador. La siguiente fase, es una fase que se orienta hacia la tecnología FPGA, para eso realizará la especificación tecnológica del modelo RTL bajo el lenguaje tecnológico VHDL. Esta especificación en VHDL debe ser validada con el modelo SystemC y así proseguir a compilarlo en el ambiente de desarrollo de la tecnología FPGA de la compañía XILINX para su implementación en una tarjeta XILINX Virtex2Pro. La integración del circuito FPGA debe ser a continuación validada electrónica, lógica y funcionalmente basado en el reloj del sistema para definirlo como el prototipo final del microprocesador.

Esta máquina de multi-CPUs tendrá como objetivo principal el hacer frente a las aplicaciones de programación paralela que se están presentando en grandes cantidades en el momento actual.